Oesia busca en Rivas-Vaciamadrid, dentro de una oportunidad global del grupo, un ingeniero sénior de diseño de hardware FPGA para un equipo multidisciplinar que diseña, desarrolla e integra soluciones tecnológicas en proyectos de alto valor para clientes. Se piden titulación en Ingeniería de Telecomunicaciones, Electrónica, Industrial, Informática u otra ingeniería relevante, un mínimo de 4 años de experiencia profesional en diseño y desarrollo de FPGA. Nota para revisión: el mínimo de 4 años queda por debajo del umbral de 5; se incluye por el título sénior.
¿Esta oferta ya no está activa?
Si ya no acepta candidaturas, avísanos y la revisaremos.