Puesto de liderazgo técnico, para un socio de Hireroo, en la verificación funcional de interfaces de memoria DDR/LPDDR dentro de diseños ASIC y SoC complejos. Asumirás la estrategia de verificación, los entornos UVM, el cierre de cobertura y los criterios de signoff, con trabajo directo de verificación, mentoría de ingenieros y colaboración con equipos de RTL, arquitectura y firmware. Se exigen más de 10 años en verificación funcional ASIC/SoC, experiencia reciente en DDR/LPDDR o protocolos de alta velocidad comparables, conocimiento de AMBA (AXI, AHB, CHI o CXS), SystemVerilog y UVM avanzados y herramientas como VCS, Xcelium o Questa. Modelo híbrido, 4 días en oficina y 1 en casa, horario flexible, 25 días de vacaciones y una semana al año trabajando desde cualquier lugar.
¿Esta oferta ya no está activa?
Si ya no acepta candidaturas, avísanos y la revisaremos.