Ingeniero senior de verificación de diseño analógico-digital (AMS) dentro del grupo de soluciones de silicio a medida de Analog Devices, con clientes OEM de primer nivel y posibilidades de supervisión y mentoría. Contribuye a la estrategia de verificación, elabora planes AMS trazables, genera modelos SVRNM de bloques analógicos, desarrolla pruebas dirigidas o reutiliza casos UVM, y registra y cierra errores en Jira. Se exige titulación en Ingeniería Electrónica con más de 5 años en verificación AMS de SOC, conocimiento de metodologías de verificación mixta con UVM y dominio del flujo Cadence. Retribución de referencia de 43.120 a 62.440 euros según la empresa. Viajes de hasta el 10 %.
¿Esta oferta ya no está activa?
Si ya no acepta candidaturas, avísanos y la revisaremos.